MENU

SEARCH

INDEX

DETAIL

1/1



# JAPANESE PATENT OFFICE

# PATENT ABSTRACTS OF JAPAN

(11)Publication number: 09325363

(43)Date of publication of application: 16.12.1997

(51)Int.Cl.

G02F 1/136 H01L 29/786

(21)Application number: 08142981

(22)Date of filing: 05.06.1996

(71)Applicant:

(72)Inventor:

ADVANCED DISPLAY:KK


NAKAMURA NOBUHIRO

(54) RESTORING METHOD FOR LIQUID CRYSTAL DISPLAY DEVICE

## (57)Abstract:

PROBLEM TO BE SOLVED: To suppress the signal delay between both end parts of a gate wiring and also to correctly transmit an electric signal by restoring the disconnected part generated in the gate wiring or a common auxiliary capacitance wiring while using a drain electrode provided so as to be overlapped with auxiliary capacitance electrodes or the gate wiring via a gate insulating film. SOLUTION: When a disconnected part is generated in the gate wiring 1 of an upper stage in two gate wirings  $_{\kappa\nu}$ 1, the restoring of the gate wiring 1 of the upper stage is performed by using two auxiliary capacitance electrodes formed at the nearest points of the disconnected part among plural auxiliary capacitance electrodes connected to the gate wiring 1 in which the disconnected part is generated, that is, auxiliary capacitance electrodes 2a, 2b. In order to restore the

gate wiring 1 of the upper stage, the auxiliary



capacitance electrodes 2a, 2b and a drain electrode 7 to be formed on overlapping parts 9a,

9b are electrically connected by using a laser repairing device in the overlapping parts 9a, 9b of the auxiliary capacitance electrodes 2a, 2b.

# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998 Japanese Patent Office

SEARCH INDEX MENU

# (12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-325363

(43)公開日 平成9年(1997)12月16日

(51) Int. C1. 6

識別記号 500

庁内整理番号

F I

技術表示箇所

G 0 2 F 1/136

29/786

G 0 2 F 1/136 H01L

29/78 612 A

500

H01L

審査請求 未請求 請求項の数10

(全9頁)

(21)出願番号

特願平8-142981

(22)出願日

平成8年(1996)6月5日

(71)出願人 595059056

OL

株式会社アドバンスト・ディスプレイ

熊本県菊池郡西合志町御代志997番地

(72)発明者 中村 伸宏

熊本県菊池郡西合志町御代志997番地 株

式会社アドバンスト・ディスプレイ内


(74)代理人 弁理士 朝日奈 宗太 (外1名)

## (54) 【発明の名称】液晶表示装置の修復方法

#### (57)【要約】

【課題】 ゲート配線または共通補助容量電極の両端部 間の信号遅延を抑え、かつ、正確に電気信号を伝達でき るような液晶表示装置の修復方法を提供する。

【解決手段】 絶縁性基板上に互いに平行に形成される 複数のゲート配線1と、ゲート絶縁膜を介して前記複数 のゲート配線に垂直に形成される複数のソース配線6 と、前記複数のゲート配線および前記複数のソース配線 の交差部付近に形成され、ドレイン電極7を含む複数の 薄膜トランジスタと、前記ドレイン電極に接続される複 数の画素電極5と、前記複数のゲート配線に接続される 複数の補助容量電極2a、2bとを含んでなる液晶表示 装置において、前記補助容量電極の一部分と前記ドレイ ン電極の一部分とが前記ゲート絶縁膜を介して重なりあ うように重なり部分を形成し、前記ゲート配線で生じた 断線部分10を前記ドレイン電極と前記重なり部分9 a、9bとを用いて修復することを特徴とする。



【請求項1】 絶縁性基板上に互いに平行に形成される 複数のゲート配線と、ゲート絶縁膜を介して前記複数の ゲート配線に垂直に形成される複数のソース配線の交差 部待近に形成され、かつ、ドレイン電極を含む複数の薄 膜トランジスタと、前記ドレイン電極に接続される複数 の画素電極と、前記複数のゲート配線に接続される複数 の補助容量電極とを含んでなる液晶表示装置の修復方法 であって、前記補助容量電極の一部分と前記ドレイン電 極の一部分とが前記ゲート絶縁膜を介して重なりあうよ うに前記補助容量電極に重なり部分を形成し、前記ゲート配線で生じた断線部分を前記ドレイン電極と前記重な り部分とを用いて修復することを特徴とする液晶表示装置の修復方法。

【請求項2】 前記複数の補助容量電極が前記液晶表示装置のブラックマトリクスを兼ねており、前記断線部分が生じたゲート配線に接続されている複数の補助容量電極のうち前記断線部分の最も近くに形成された2つの補助容量電極の重なり部分を用いて、当該2つの補助容量電極と前記ドレイン電極とを電気的に接続し、当該2つの補助容量電極および前記ドレイン電極を、前記断線部分が生じたゲート配線に入力される電気信号の信号経路として機能させる請求項2記載の液晶表示装置の修復方法。

【請求項3】 前記ドレイン電極を含む薄膜トランジス タから当該ドレイン電極を電気的に切り離す請求項2ま たは3記載の液晶表示装置の修復方法。

【請求項4】 絶縁性基板上に互いに平行に形成される 複数のゲート配線と、ゲート絶縁膜を介して前記複数の ゲート配線に垂直に形成される複数のソース配線と、前 記複数のゲート配線および前記複数のソース配線の交差 部付近に形成され、かつ、ドレイン電極を含む複数の薄 膜トランジスタと、前記ドレイン電極に接続される複数 の画素電極と、前記複数のゲート配線に平行に形成され る複数の共通補助容量配線に接続される複数の補助容量 電極とを含んでなる液晶表示装置の修復方法であって、 前記補助容量電極の一部分と前記ドレイン電極の一部分 とが前記ゲート絶縁膜を介して重なりあうように前記補 助容量電極に重なり部分を形成し、前記共通補助容量配 線で生じた断線部分を前記ドレイン電極と前記重なり部 分とを用いて修復することを特徴とする液晶表示装置の 修復方法。

【請求項5】 前記複数の補助容量電極が前記液晶表示 装置のブラックマトリクスを兼ねており、前記断線部分 が生じた共通補助容量配線に接続されている複数の補助 容量電極のうち前記断線部分の最も近くに形成された2 つの補助容量電極の重なり部分を用いて、当該2つの補 助容量電極と前記ドレイン電極とを電気的に接続し、当 該2つの補助容量電極および前記ドレイン電極を、前記 50

断線部分が生じた共通補助容量配線に入力される電気信号の信号経路として機能させる請求項4記載の液晶表示 装置の修復方法。

2

【請求項6】 前記ドレイン電極を含む薄膜トランジス タから当該ドレイン電極を電気的に切り離す請求項4ま たは5記載の液晶表示装置の修復方法。

【請求項7】 絶縁性基板上に互いに平行に形成される 複数のゲート配線と、ゲート絶縁膜を介して前記複数の ゲート配線に垂直に形成される複数のソース配線と、前 記複数のゲート配線および前記複数のソース配線の交差 部付近に形成され、かつ、ドレイン電極を含む複数の 膜トランジスタと、前記ドレイン電極に接続される複数 の画素電極とを含んでなる液晶表示装置の修復方法であ って、前記ゲート配線の一部分と前記ドレイン電極の一 部分とが前記ゲート絶縁膜を介して重なりあうように前 記ドレイン電極に少なくとも2つの重なり部分を形成 し、前記ゲート配線で生じた断線部分を前記ドレイン電 極の重なり部分を用いて修復することを特徴とする液晶 表示装置の修復方法。

【請求項8】 前記重なり部分を前記交差部付近に形成する請求項7記載の液晶表示装置の修復方法。

【請求項9】 前記断線部分を挟む前記少なくとも2つの重なり部分を用いて、前記ゲート配線と前記ドレイン電極とを電気的に接続し、当該ドレイン電極を前記断線部分が生じたゲート配線に入力される電気信号の信号経路として機能させる請求項7記載の液晶表示装置の修復方法。

【請求項10】 前記ドレイン電極に接続される前記画素電極から当該ドレイン電極を電気的に切り離す請求項7、8または9記載の液晶表示装置の修復方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は液晶表示装置の修復 方法に関する。さらに詳しくはゲート配線または共通補 助容量配線に生じた断線部分に対する修復方法に関す る。

[0002]

【従来の技術】従来のアクティブマトリクス型液晶表示装置の説明図を図8に示す。図8にはアクティブマトリクス型液晶表示装置の表示領域の一画素およびその周辺のみが示されている。図9は図8のC-C線断面説明図であり、従来のアクティブマトリクス型液晶表示装置に用いられる薄膜トランジスタの断面説明図である。図8および図9において、1はゲート配線、1 a はゲート電極、2 2 a 、2 2 b は補助容量電極、3 はゲート絶縁膜、4 は半導体層、5 は画素電極、6 はソース配線、6 a はソース電極、2 7 はドレイン電極、8 は絶縁性基板である。図8には、ゲート絶縁膜3および絶縁性基板8 は図示されておらず、図9に示されるゲート電極1 a は図8においてはとくに示されておらず、図8に示される

ゲート配線1のうち半導体層4の下部に位置する部分を ゲート電極1aとする。

【0003】図8には、ゲート配線1とソース配線6と ソース電極6aとドレイン電極27と半導体層4とが2 つずつ図示されている。本明細書において、2つずつ図 示されているものを互いに区別して示す必要があるばあ いには上段と下段、または右側と左側とで区別する。ア クティブマトリクス型液晶表示装置の表示領域の一画素 は、下段のゲート配線1に接続されているゲート電極1 aと、補助容量電極22a、22bと、ゲート絶縁膜3 と、下段の半導体層4と、画素電極5と、左側のソース 配線6に接続されている下段のソース電極6aと、下段 のドレイン電極27とからなる。また、ゲート配線1と ソース配線6とはゲート絶縁膜3を介して垂直に交差し ており、補助容量電極22a、22bと画素電極5と は、ゲート絶縁膜3を介して互いに一部が重なっており 補助容量を形成している。

【0004】 つぎに従来のアクティブマトリクス型液晶 表示装置の製法について説明する。まず、絶縁性基板8 上にゲート配線1を形成する。同時に、ゲート電極1a および補助容量電極22a、22bをゲート配線1に接 続するように形成する。さらに、ゲート絶縁膜3を形成 し、ゲート絶縁膜3を介してゲート電極1 a 上に半導体 層4を形成する。そののち、画素電極5を形成する。最 後に、半導体層4上の、画素電極5側の一部分と、画素 電極5上の、下段のゲート配線1側の一部分とを含む領 域にドレイン電極27を形成し、同時にゲート絶縁膜3 を介してゲート配線1と垂直に交差するようにソース配 線6を形成する。該ソース配線6には、半導体層4上の 一部分を含む領域に形成されるソース電極 6 a が接続さ 30 れている。

【0005】つぎに従来のアクティブマトリクス型液晶 表示装置のゲート配線に断線部分が生じた際に、当該ゲ ート配線を修復する方法について説明する。

【0006】ゲート配線に断線部分が生じたばあい、ゲ ート配線に入力される電気信号(以下、単に「ゲート信 号」ともいう)をゲート配線の両端から入力しない限 り、ゲート配線の一端部から入力したゲート信号はゲー ト配線の他の端部に伝わらないので、前記断線部分を境 に他の端部側のゲート配線にかかわる画素は正常な表示 40 ができない。なぜなら、ゲート信号が入力されたばあい のみ、ソース配線に入力される電気信号(以下、単に 「ソース信号」ともいう) が画素電極に入力されるから である。

【0007】したがって、たとえばツイストネマティッ ク型の液晶を用いてノーマリーホワイトモードで表示を 制御し、かつ、ゲート配線の両端部のうち左側の端部か らゲート信号を入力したばあい、前記断線部分を境とし て右側のゲート配線にかかわる画素はすべて透過状態と なるため、表示領域においては前記右側のゲート配線に 50 れ、かつ、ドレイン電極を含む複数の薄膜トランジスタ

沿って輝線欠陥が生じる。かかる輝線欠陥は表示領域に 示される画像を劣化させる。なお、ノーマリーホワイト モードとは、画素電極にソース信号が入力されないとき 画素が透過状態となるモードであり、透過状態とは画素 が輝点となっている状態を示す。

【0008】かかる断線部分を修復するために、特公平 3-16023号公報に記載されているようにFPC (flexible printed circuit) 上に設けられた修復用の 配線を用いたり、特公平3-16029号公報に記載さ 10 れているように絶縁性基板上に設けられた修復用の配線 を用いたりするばあいがある。図10を用いて、従来の アクティブマトリクス型液晶表示装置における断線部分 の修復方法について説明する。

【0009】図10は従来のアクティブマトリクス型液 晶表示装置を示す説明図である。図10には、互いに平 行に形成された複数のゲート配線1、該ゲート配線1に 生じた断線部分10の修復用にあらかじめ設けられた配 線14、および表示領域11のみが示されている。 前記 配線14は絶縁膜を介してゲート配線1と交差してい る。たとえばゲート配線1に生じた断線部分10を修復 するばあい、ゲート配線1と配線14とが交差している 部分(図10において13で示される部分)を電気的に 接続する。前記ゲート配線1の両端部のうち左側の端部 からゲート信号が入力されているばあい、断線部分10 より右側のゲート配線1には配線14を介してゲート信 号が入力される。かかる方法により断線部分10が修復 される。

#### [0010]

【発明が解決しようとする課題】しかしながら、従来の 断線部分の修復方法は表示領域の周囲に設けられた修復 用の配線を用いるため、液晶表示装置の大型化にともな い前記表示領域の周囲に設けられる修復用の配線が長く なり、その結果、ゲート配線の両端部間の信号遅延が大 きくなるという問題がある。

【0011】本発明はかかる問題を解決し、ゲート配線 の両端部間の信号遅延を抑え、かつ、正確に電気信号を 伝達できるような液晶表示装置の修復方法を提供するこ とを目的とする。

#### [0012]

【課題を解決するための手段】本発明の液晶表示装置の 修復方法は、補助容量電極またはゲート配線にゲート絶 **縁膜を介して重なりあうように配設されたドレイン電極** を用いて、ゲート配線または共通補助容量配線に生じた 断線部分を修復することを特徴とする。

【0013】本発明の液晶表示装置の修復方法は、絶縁 性基板上に互いに平行に形成される複数のゲート配線 と、ゲート絶縁膜を介して前記複数のゲート配線に垂直 に形成される複数のソース配線と、前記複数のゲート配 線および前記複数のソース配線の交差部付近に形成さ

と、前記ドレイン電極に接続される複数の画素電極と、 前記複数のゲート配線に接続される複数の補助容量電極 とを含んでなる液晶表示装置の修復方法であって、前記 補助容量電極の一部分と前記ドレイン電極の一部分とが 前記ゲート絶縁膜を介して重なりあうように前記補助容 量電極に重なり部分を形成し、前記ゲート配線で生じた 断線部分を前記ドレイン電極と前記重なり部分とを用い て修復することを特徴とする。

【0014】前記複数の補助容量電極が前記液晶表示装 置のブラックマトリクスを兼ねており、前記断線部分が 10 生じたゲート配線に接続されている複数の補助容量電極 のうち前記断線部分の最も近くに形成された2つの補助 容量電極の重なり部分を用いて、当該2つの補助容量電 極と前記ドレイン電極とを電気的に接続し、当該2つの 補助容量電極および前記ドレイン電極を、前記断線部分 が生じたゲート配線に入力される電気信号の信号経路と して機能させることが、ゲート配線の両端部間の信号遅 延を抑え、かつ、正確に電気信号を伝達できるため好ま しい。

【0015】前記ドレイン電極を含む薄膜トランジスタ から当該ドレイン電極を電気的に切り離すことが、より 信頼性の高い修復を実施することができるため好まし

【0016】本発明の液晶表示装置の修復方法は、絶縁 性基板上に互いに平行に形成される複数のゲート配線 と、ゲート絶縁膜を介して前記複数のゲート配線に垂直 に形成される複数のソース配線と、前記複数のゲート配 線および前記複数のソース配線の交差部付近に形成さ れ、かつ、ドレイン電極を含む複数の薄膜トランジスタ と、前記ドレイン電極に接続される複数の画素電極と、 前記複数のゲート配線に平行に形成される複数の共通補 助容量配線に接続される複数の補助容量電極とを含んで なる液晶表示装置の修復方法であって、前記補助容量電 極の一部分と前記ドレイン電極の一部分とが前記ゲート 絶縁膜を介して重なりあうように前記補助容量電極に重 なり部分を形成し、前記共通補助容量配線で生じた断線 部分を前記ドレイン電極と前記重なり部分とを用いて修 復することを特徴とする。

【0017】前記複数の補助容量電極が前記液晶表示装 置のブラックマトリクスを兼ねており、前記断線部分が 40 生じた共通補助容量配線に接続されている複数の補助容 **量電極のうち前記断線部分の最も近くに形成された2つ** の補助容量電極の重なり部分を用いて、当該2つの補助 容量電極と前記ドレイン電極とを電気的に接続し、当該 2つの補助容量電極および前記ドレイン電極を、前記断 線部分が生じた共通補助容量配線に入力される電気信号 の信号経路として機能させることが、ゲート配線の両端 部間の信号遅延を抑え、かつ、正確に電気信号を伝達で きるため好ましい。

から当該ドレイン電極を電気的に切り離すことが、より 信頼性の高い修復を実施することができるため好まし

【0019】本発明の液晶表示装置の修復方法は、絶縁 性基板上に互いに平行に形成される複数のゲート配線 と、ゲート絶縁膜を介して前記複数のゲート配線に垂直 に形成される複数のソース配線と、前記複数のゲート配 線および前記複数のソース配線の交差部付近に形成さ れ、かつ、ドレイン電極を含む複数の薄膜トランジスタ と、前記ドレイン電極に接続される複数の画素電極とを 含んでなる液晶表示装置の修復方法であって、前記ゲー ト配線の一部分と前記ドレイン電極の一部分とが前記ゲ ート絶縁膜を介して重なりあうように前記ドレイン電極 に少なくとも2つの重なり部分を形成し、前記ゲート配 線で生じた断線部分を前記ドレイン電極の重なり部分を 用いて修復することを特徴とする。

【0020】前記重なり部分を前記交差部付近に形成す ることが、前記断線部分がより前記交差部付近に生じた ときも、前記断線部分を前記2つの重なり部分で確実に 挟むことができるため好ましい。

【0021】前記断線部分を挟む前記少なくとも2つの 重なり部分を用いて、前記ゲート配線と前記ドレイン電 極とを電気的に接続し、当該ドレイン電極を前記断線部 分が生じたゲート配線に入力される電気信号の信号経路 として機能させることが、ゲート配線の両端部間の信号 遅延を抑え、かつ、正確に電気信号を伝達できるため好 ましい。

【0022】前記ドレイン電極に接続される前記画素電 極から該ドレイン電極を電気的に切り離すことが、より 信頼性の高い修復を実施することができるため好まし 30

【0023】本発明の液晶表示装置の修復方法によれ ば、ゲート配線または共通補助容量配線に生じた断線部 分により線欠陥が発生することが防げる。前記断線部分 の修復により、該修復に用いられたドレイン電極を含む 薄膜トランジスタによって制御される画素は点欠陥とな ってしまうが、液晶表示装置の制御がノーマリーホワイ トモードで行われるばあい、当該画素を構成する画素電 極には常にゲート配線または共通補助容量配線に入力さ れる電気信号が入力されるため、当該画素は黒点欠陥と なる。表示領域に配設される画素の密度が大変高い高精 細な液晶表示装置において、前記黒点欠陥は目立ちにく く画像の劣化を低減できる。

#### [0024]

【発明の実施の形態】つぎに図面を参照しながら本発明 の液晶表示装置の修復方法の実施の形態について説明す る。

【0025】図1は本発明にかかわるアクティブマトリ クス型液晶表示装置(以下、単に「液晶表示装置」とも 【0018】前記ドレイン電極を含む薄膜トランジスタ 50 いう)の一例を示す説明図である。図2は図1のA-A 線断面を示す断面説明図である。図1および図2において、1はゲート配線、2a、2bは補助容量電極、3はゲート絶縁膜、4は半導体層、5は画素電極、6はソース配線、6aはソース電極、7はドレイン電極、8は絶縁性基板である。図1には、ゲート絶縁膜3および絶縁性基板8は図示されていない。なお、図2においては、絶縁性基板8上に形成される各層を明瞭に示すために、図2において左右方向の寸法に対して上下方向の寸法を約100倍程度拡大して図示している。すなわち、実際には、図2において寸法Wはたとえば0.08~0.15mm程度であり、一方、寸法Hはたとえば0.1×10-2~0.2×10-2mm程度である。

【0026】つぎに本発明にかかわる液晶表示装置につ いて説明する。前記液晶表示装置は絶縁性基板8上に互 いに平行に形成される複数のゲート配線1と、ゲート絶 縁膜3を介して前記複数のゲート配線1に垂直に形成さ れる複数のソース配線6と、前記複数のゲート配線1お よび前記複数のソース配線6の交差部付近に形成され、 かつ、ドレイン電極7を含む複数の薄膜トランジスタ と、前記ドレイン電極7に接続される複数の画素電極5 と、液晶表示装置のブラックマトリクスを兼ね、かつ、 前記複数のゲート配線1に接続される複数の補助容量電 極2a、2bとを含んでなる。前記液晶表示装置に含ま れる薄膜トランジスタは、絶縁性基板8上に形成され、 かつ、ゲート配線1に接続されるゲート電極と、該ゲー ト電極を覆うように形成されるゲート絶縁膜3と、ゲー ト絶縁膜3を介してゲート電極上に形成される半導体層 4と、半導体層4上に形成され、かつ、ソース配線6に 接続されるソース電極6aと、半導体層4上に形成さ れ、かつ、画素電極5に接続されるドレイン電極7とを 含んでなる。図1においてゲート電極は符号を用いて示 されていないが、図1に示されるゲート配線1のうち半 導体層4の下部に位置する部分がゲート電極である。本 発明においては、前記補助容量電極2a、2bの一部分 と前記ドレイン電極7の一部分とが前記ゲート絶縁膜を 介して重なりあうように、前記補助容量電極に重なり部 分を形成する。前記重なり部分は図1において9a、9 bで示される部分であり、前記重なり部分の形状はたと えば一辺が10μm程度の正方形である。

【0027】つぎに本発明にかかわる液晶表示装置の製 40 法について説明する。

【0028】まず、ガラス基板などからなる絶縁性基板 8上にクロムの膜を厚さ4000A程度堆積し、レジス ト液の塗布、感光および現像などからなるフォトリソグ ラフィ技術を用いてレジストパターンを形成し、エッチ ングによりパターニングを行いゲート配線1を形成す る。このとき同時にゲート配線1に接続されるゲート電 極および補助容量電極2a、2bを形成する。つぎに、 ゲート絶縁膜3としての厚さ4000A程度の窒化シリ コン膜と、半導体層4となる厚さ1500A程度のアモ 50 電極7とを電気的に接続する。補助容量電極2a、2b とドレイン電極7とが電気的に接続されている様子が図 4に示されており、前記レーザリペア装置を用いて、ド レイン電極7の一部分を溶かし、ゲート絶縁膜の一部分 に貫通孔を形成し、補助容量電極2a、2bとドレイン 電極7とを電気的に接続している。その結果、上段のゲート配線1に入力された電気信号の信号経路が補助容量 電極2a、2bおよび前記ドレイン電極7によって確保

ルファスシリコン膜および厚さ300A程度の不純物が ドープされた p型アモルファスシリコン膜(図1におい て、p型アモルファスシリコン膜は図示されていない) とをプラズマCVD装置により連続的に成膜する。さら に、前記フォトリソグラフィ技術およびエッチングによ ってアモルファスシリコン膜とp型アモルファスシリコ ン膜とをゲート電極上にアイランド状にパターニングす る。つぎに、酸化スズが添加された酸化インジウム、す なわちITO膜を厚さ1000Å程度成膜し、前記フォ トリソグラフィ技術およびエッチングによってパターニ ングし、画素電極5を形成する。さらに、厚さ1000 A程度のクロムの膜と厚さ3000A程度のアルミニウ ムの膜を形成し、前記フォトリソグラフィ技術およびエ ッチングによってパターニングし、ソース配線6と該ソ ース配線6に接続されるソース電極6aとドレイン電極 7 とを形成する。そののち、前記アイランド状の p 型ア モルファスシリコン膜のうち、ソース電極6aとドレイ ン電極 7 との下部に存在する部分を残して、 p 型アモル ファスシリコン膜を除去し、最後に液晶表示装置の表示 領域を覆う保護膜(図示せず)としての窒化シリコン膜 を成膜することにより、本発明にかかわる液晶表示装置

【0029】つぎに本発明の液晶表示装置の修復方法について図3~図5を用いて説明する。図3および図5は本発明にかかわる液晶表示装置の一例を示す説明図である。図4は図3のB-B線断面を示す断面説明図である。図3~図5に示される液晶表示装置において、図1および図2に示される液晶表示装置と同一の部分については図1において用いられた符号と同一の符号が用いられる。なお、図4もわかり易くするために図2と同様の割合で拡大されている。

【0030】たとえば、図3に示される2つのゲート配 線1のうち、上段のゲート配線1に断線部分10が生じ ているばあい、断線部分10が生じたゲート配線1に接 続されている複数の補助容量電極のうち断線部分10の 最も近くに形成された2つの補助容量電極、すなわち補 助容量電極2a、2bを用いて上段のゲート配線1の修 復が行われる。上段のゲート配線1を修復するために は、補助容量電極2a、2bの重なり部分9a、9bに おいてレーザリペア装置を用いて、補助容量電極2a、 2bと、重なり部分9a、9b上に形成されるドレイン 電極7とを電気的に接続する。補助容量電極2a、2b とドレイン電極7とが電気的に接続されている様子が図 4に示されており、前記レーザリペア装置を用いて、ド レイン電極7の一部分を溶かし、ゲート絶縁膜の一部分 に貫通孔を形成し、補助容量電極2a、2bとドレイン 電極7とを電気的に接続している。その結果、上段のゲ ート配線1に入力された電気信号の信号経路が補助容量 電極2a、2bおよび前記ドレイン電極7によって確保

から入力された電気信号を上段のゲート配線1の他の端 部に伝えることができる。

【0031】さらに、図5に示されるように修復に利用したドレイン電極7を薄膜トランジスタの半導体層4から電気的に切り離し、ドレイン電極7に伝わる電気信号が前記半導体層4に伝わらないようにした。その結果、前記上段のゲート配線1に入力される電気信号が、修復に利用したドレイン電極7を含む薄膜トランジスタに影響をおよぼすことなく、より信頼性の高い修復を実施することができる。

【0032】つぎに図面を参照しながら本発明の液晶表示装置の修復方法を液晶表示装置の共通補助容量配線に生じた断線部分に実施した例について説明する。

【0033】図6は共通補助容量配線を含む液晶表示装置の他の例を示す説明図である。図6に示される液晶表示装置において、図1に示される液晶表示装置と同一の部分については図1において用いられた符号と同一の符号が用いられる。図6に示される液晶表示装置と図1に示される液晶表示装置とのあいだで異なる点は、図1に示される液晶表示装置の補助容量電極はゲート配線に接 20 続されているが、図6に示される液晶表示装置の補助容量電極は共通補助容量配線2に接続されているという点のみである。

【0034】たとえば共通補助容量配線2に断線部分1 0が生じたばあい、断線部分10が生じた共通補助容量 配線2に接続されている複数の補助容量電極のうち前記 断線部分の最も近くに形成された2つの補助容量電極、 すなわち補助容量電極2a、2bの重なり部分を用いて、当該補助容量電極2a、2bと前記ドレイン電極7 とを電気的に接続する。その結果、当該補助容量電極2 a、2bおよび前記ドレイン電極7が、前記断線部分1 0が生じた共通補助容量配線に入力される電気信号の信 号経路となる。さらに、信頼性の高い修復を実施するために前記ドレイン電極7を含む薄膜トランジスタの半導 体層4から当該ドレイン電極7を電気的に切り離すこと により、断線部分10が生じた共通補助容量配線2を修 復することができる。

【0035】つぎに図面を参照しながら本発明の液晶表示装置の修復方法の他の例について説明する。図7は液晶表示装置の他の例を示す説明図である。図7に示される液晶表示装置と同一の部分については図1に示される液晶表示装置と同一の符号が用いられる。図7に示される液晶表示装置と図1に示される液晶表示装置とのあいだで異なる点は、図7に示される液晶表示装置の補助容量電極12が液晶表示装置のブラックマトリクスを兼ねていないという点である。かかるばあいにおいても、下段のゲート配線1に生じた断線部分10に最も近いドレイン電極17の重なり部分19a、19bを用いて下段のゲート配線1に生じた断線部分10を修正する。なお、重なり部分50

19a、19bをゲート配線1とソース配線6との交差 部付近に形成することにより、断線部分がより前記交差 部付近に生じたばあいでも重なり部分19a、19bで 断線部分を確実に挟み、断線部分10が生じたゲート配 線1の両端部に電気信号を伝えることができる。

10

【0036】たとえば下段のゲート配線1に断線部分1 0が生じたばあい、断線部分10を挟む2つの重なり部 分19a、19bにおいて、ゲート配線1とドレイン電 極17とを電気的に接続し、当該ドレイン電極17を前 10記断線部分10が生じたゲート配線1に入力される電気 信号の信号経路として機能させる。さらに、信頼性の高 い修復を実施するために、ドレイン電極17に接続され る画素電極5から当該ドレイン電極17を電気的に切り 離す。かかる修復方法により、断線部分10が生じたゲート配線1にかかわる画素が線欠陥となることを防止で きる。

【0037】本発明の液晶表示装置の修復方法に用いる前記レーザリペア装置は、たとえばYAGレーザである。また、前記修復に用いたドレイン電極を半導体層または画素電極から電気的に切り離すためには、たとえばレーザカットを行う。なお、前記レーザリペア装置を用いて重なり部分において電気的な接続を行うばあい、当該接続によって前記重なり部分に発生する接続抵抗は100~2000程度であり、表示に影響を及さない程度にまで電気信号の信号遅延を低減することができる。

【0038】本発明にかかわるの液晶表示装置におい て、絶縁性基板はたとえばプラスチックまたはガラス基 板からなることが好ましく、強度の点で厚さ1mm程度 のガラス基板からなることがとくに好ましく、ゲート配 線、ゲート電極および補助容量電極はたとえばアルミニ ウムの膜またはクロムの膜からなることが好ましく、耐 熱性および耐薬品性の点でスパッタ法で形成された厚さ 4000A程度のクロムの膜からなることがとくに好ま しく、ゲート絶縁膜はたとえば酸化シリコンまたは窒化 シリコン膜からなることが好ましく、所望の特性を有す るトランジスタをうることができる点でプラズマCVD 法で形成された厚さ4000Å程度の窒化シリコン膜か らなることがとくに好ましく、半導体層は、たとえばア モルファスシリコンの層とリンイオンがドープされた n 型アモルファスシリコンの層とからなる、またはアモル ファスシリコンの層とヒ素イオンがドープされたn型ア モルファスシリコンの層とからなることが好ましく、所 望の特性を有するトランジスタをうることができる点で プラズマCVD法で形成された厚さ1500Å程度のア モルファスシリコンの層とリンイオンがドープされた厚 さ300Å程度のn型アモルファスシリコンの層とから なることがとくに好ましく、画素電極は、酸化スズまた はITOの膜からなることが好ましく、容易に加工しう る点でプラズマCVD法で形成された厚さ1000A程 度のITOの膜からなることがとくに好ましく、ドレイ

ン電極、ソース電極およびソース配線はたとえばクロムの膜からなる、またはクロムの膜とアルミニウムの膜とからなることが好ましく、電気抵抗が小さい点でスパッタ法で形成された厚さ1000Å程度のクロムの膜と厚さ3000Å程度のアルミニウムの膜とからなることがとくに好ましい。

11

【0039】また、前記断線部分の修復により、該修復に用いられたドレイン電極を含む薄膜トランジスタによって制御される画素は点欠陥となってしまうが、液晶表示装置の制御をノーマリーホワイトモードで行うことにり、当該画素は黒点欠陥となり、さらに、表示領域に配設される画素の密度が大変高い高精細な液晶表示装置において、前記黒点欠陥は目立ちにくいため画像の劣化を充分に低減できる。

#### [0040]

【発明の効果】本発明によれば、液晶表示装置に含まれるゲート配線または共通補助容量電極の両端部間の信号 遅延を抑え、かつ、正確に電気信号を伝達できるよう に、ゲート配線または共通補助容量電極に生じた断線部 分を修復することができる。

### 【図面の簡単な説明】

【図1】本発明にかかわるの液晶表示装置の一例を示す 説明図である。 12 【図2】図1のA-A線断面を示す断面説明図である。

【図3】本発明にかかわる液晶表示装置の一例を示す説明図である。

【図4】図3のB-B線断面を示す断面説明図である。

【図5】本発明にかかわる液晶表示装置の一例を示す説明図である。

【図6】本発明にかかわる液晶表示装置の他の例を示す 説明図である。

【図7】本発明にかかわる液晶表示装置の他の例を示す

【図8】従来の液晶表示装置を示す説明図である。

【図9】図8のC-C線断面を示す断面説明図である。

【図10】従来のアクティブマトリクス型液晶表示装置 を示す説明図である。

### 【符号の説明】

1 ゲート配線

2 a 、2 b 補助容量電極

5 画素電極


6 ソース配線

20 7 ドレイン電極


9 a、9 b 重なり部分

10 断線部分

[図2] 【図1】 輸助容量鐵板 ソース配験 2a -- 2b **油田安全性相** 域助弈量重任 要求電極 5 20 推助容量電極 6~ ソース配線 7-5 ドレイン電極 【図4】 5 南宗電極 輸助容量電腦 **6a** 9b Qα 重なり部分 重なり部分 2b 補助容量電極







【図10】

